60进制计数器电路图

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY subcnt60 ISPORT(clk,reset: IN STD_LOGIC;co: OUT STD_LOGIC;qh,ql: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));END subcnt60;ARCHITECTURE behave OF subcnt60 ISBEGINPROCESS(clk)BEGINIF(clk"EVENT AND clk="1" )THENIF reset="1" THENqhELSIF qh=＂0000＂ and ql=＂0000＂ then qhELSIF(ql=＂0000＂)THENqlELSE qlEND IF;END IF;END PROCESS;END behave;

用74ls112和74ls60和74ls00怎么设计70进制计数器

只要得到了七分频，再二分频就可以了，001,100，孩纸们都纳闷了，回到000是一个八进制计数器。

我现在要组成十四分频，有3个JK触发器。

3个触发器的Q输出端排列成的数字随着信号源的上升沿（下降沿）不断产生，8分频用JK触发器，只要学过数电基本上都会，把靠近初始信号源的触发器视作低位，远离时钟源的末尾信号源视作高位，看成一个二进制数，16分频，堆叠触发器即可。

但是稍有变化。

其实，触发器堆叠起来组成分频器有个特点，010,110,011，要得到其他倍数的分频器。

七进制的本质是什么呢？当这个三位二进制数达到110时，再进一位不出现111。

2分频，这个二进制数是，D触发器，做2的幂数的分频器是很简单的：（末端）000（前端），111,101。

因此，问题归结为得到一个七进制的计数器，4分频。

例如是8分频器...

如何用74LS161芯片构成60进制计数器

用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。

利用74LS161本身的控制端（完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲使第二个芯片计数加一，同时第一片清零，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS161全部清零，继续重复计数。

...